新闻动态
公司动态
国家“核高基”科技重大专项“DDR3动态随机存储器产品研发及产业化”课题顺利通过验收日期:2017-03-29 浏览次数:

2017年32728日,由公司牵头,联合上海澜起和清华大学承担的2013年核高基科技重大专项 “DDR3动态随机存储器产品研发及产业化”课题正式验收会在济南隆重召开,公司总裁高传贵全程参加此次会议。

本次验收会由工信部核高基重大专项办衣丰涛处长主持,验收专家组由原信息产业部产品司司长郑敏政、工信部电子四院陈大为研究员、北京华大九天软件有限公司总经理刘伟平、北京电子技术研究所原所长楠亚丁、北方信息安全技术中心主任郭晋、中国科学院自动化研究所研究员王东琳、国家集成电路产业投资基金股份有限公司高级工程师张晋民、中科院声学所研究员洪缨、山东大学教授王卿璞、课题责任专家李云岗总工,工信部派出的财务专家组共15位业界专家组成。山东省经信委电子信息处处长李英峰、山东省科技厅重大专项办公室徐峰处长等领导出席本次验收会议。

高总作为课题负责人作了全面项目实施情况和成果汇报。课题内部首席专家任奇伟,分课题负责人韩晓梅、潘立阳、程飞,课题财务负责人宮友邦等课题主要管理人员、技术人员和财务人员以及用户龙芯、浪潮派代表参加验收会。

正式验收会现场


整个1天半的验收过程中,专家组认真听取了课题负责人高传贵关于整个课题实施完成情况的汇报,详细观看了课题成果有关实物展示,任务验收组和财务验收组分别对任务和财务执行情况进行了严格审查,经过专家组认真询问、讨论,专家组对课题进行评价打分,课题最终以高分通过验收。

任务验收专家组查看芯片和全国产解决方案成果展示



验收会专家领导与课题组主要人员合影留念


在“核高基”重大专项的支持下,华芯历时三年研发,克服重重困难,研发出了国内首款第三代动态随机存储器芯片。课题突破了DDR3芯片架构设计、高可靠高性能单元阵列设计、高频多电压调整电路设计、高速输入输出接口电路设计、可测性和可配置功能电路设计、高速数据通路和全局控制电路设计、可配置输出驱动能力和高性能动态片内终结器等关键技术,实现38nm DRAM工艺的流片和量产,并超额完成产业化指标。课题共申请中国发明专利25项、美国专利3项、PCT专利2项、集成电路布图登记2项、发表论文6篇。取得了一系列具有自主知识产权的成果。

通过本课题实施,我国在第三代动态随机存储器和内存缓冲控制器芯片上打破国外垄断,壮大了研发及产业化队伍,进一步增强了我国存储器产业的技术创新能力,为我国存储器领域的技术创新和持续发展奠定了重要基础。

课题成果DRAM芯片和MB芯片实现成功量产,并批量应用于服务器、计算机、平板、行车记录仪、机顶盒、工控机等数十款整机产品,成功与国产CPU和整机厂商形成了紧密配合,发展长大了全国产计算机生态体系,提升了我国自主可控产业支撑能力。内存芯片作为与CPU芯片同等重要的芯片,通过国家核高基重大专项的布局实施,有力支撑了国家集成电路产业战略,为我国存储器产业链的持续创新发展和国家发展自主可控的存储器产业链一系列规划和重大布局,都形成了积极的影响和重要的促进作用。